# 基地局アンプ用信号処理技術 Signal Processing Techniques for Base Station Amplifiers

吹 野 幸 治	小礒康正	新福修史
Koji Fukino	Yasumasa Koiso	Yoshifumi Shinfuku
高橋英紀	永安正俊	
Eiki Takahashi	Masatoshi Nagayasu	

#### 要 旨

当社は、携帯電話基地局向けに小型かつ低コストな高効率デジタルプリディストーション (DPD) パワーアンプの開発に 取り組んできた。本稿ではパワーアンプの更なる高効率化のために開発した技術を二つ紹介する。一つは、独自のアルゴリ ズムで演算量を減らして高速化したDPDである。本DPDが隣接チャネル漏洩電力比 (ACLR) -50dBcを1ms以内に達成可能 なことを計算機シミュレーションで明らかにした。もう一つは、デジタル信号処理のアシストにより送信アンプリーク信号 をキャンセルすることで、共用器のアイソレーション条件を緩和して損失を低減し,パワーアンプの電力効率を改善する送信 アンプリーク信号キャンセラである。アイソレーションの緩和によって増加する送信アンプリーク信号を、30dBまでキャン セル可能なことを試作装置を用いた実験により示した。

#### Abstract

JRC has been developing compact, low-cost, and high efficiency Digital Pre-Distortion (DPD) power amplifiers for mobile base stations. In this paper, we report two techniques developed for realizing higher efficiency of the power amplifiers. Firstly, we introduce JRC's proprietary fast DPD algorithm, reducing the computational load required. It was demonstrated through computer simulations that this developed DPD achieves an adjacent channel leakage power ratio (ACLR) of -50dBc within 1ms. Secondly, we introduce transmission leakage cancellation technique, which utilizes digital signal processing, to lower duplexer's isolation requirement in exchange for reducing its insertion loss, consequently improving equipment's power efficiency. We show that the increased transmission leakage resulting from the relaxed isolation requirement can be canceled by up to 30dB for a prototype.

# 1. まえがき

スマートフォンの急速な普及により携帯電話基地局は通 信容量増大のため、今後はいっそうマルチアンテナの利用 が進み、基地局当たりのパワーアンプ数も増加していくこ とが予想される。従来のDPDは演算量が多く、複数のパ ワーアンプを備えた基地局では装置全体に対するデジタル 信号処理の消費電力が大きくなり電力効率が低下してしま うという問題があった。そこで、DPDの逆歪み推定アルゴ リズムを改良して演算量を減らし、従来よりも短時間で解 が得られる次世代基地局に最適なDPDを開発した。

さらに,共用器のアイソレーションを緩和して損失を低 減し,装置全体の消費電力を削減する送信アンプリーク信 号キャンセラを開発した。アイソレーションの緩和によっ て増加した受信機へのリーク信号はデジタル信号処理によ り受信機でキャンセルされる。

本稿では、これらのデジタル信号処理について動作原理 を紹介し、計算機シミュレーションや実験により得られた 性能について報告する。

# 2. デジタルプリディストーション(DPD)

#### 2.1 DPD開発の背景

無線システムでは、小型・軽量化や低価格化、環境への 配慮などから、電力効率の高いパワーアンプが求められて いる。一方、パワーアンプには一般に電力効率と線形性に トレードオフの関係がある。線形性が悪いパワーアンプを 使用すると、非線形歪みにより通信品質の低下や他の通信 システムへの妨害を引き起こしてしまう。特に近年の無線 通信システムが採用しているマルチキャリア信号はピーク 電力対平均電力比(PAPR)が高く、パワーアンプの非線形 性による悪影響を受けやすい<sup>1)</sup>。そのため、電力効率の高い パワーアンプを利用する場合は非線形性を補償する技術が 必要となる。

当社では、パワーアンプの非線形性を補償する技術とし て、DPDの研究開発に取り組んでいる。基地局アンプに利 用可能な歪み補償技術としてはDPDの他にフィードフォ ワード (FF) が知られているが、DPDにはFFと比較して低 消費電力、低コストという特長がある。ここでは、次世代 の携帯電話基地局向けパワーアンプに対応すべく高速化と 低コスト化を図ったDPDについて説明する。

# 特集

# 2.2 DPDの動作原理

図1にDPDを用いたパワーアンプの基本構成を示す。DPD は、アンプの非線形性を打ち消すような歪み(逆歪み)を、 予めプリディストータで加えることによって歪み補償を行 う技術である。アンプで生じる歪みの性質は個体差や温度、 経年変化、出力電力や送信信号の種類など様々な要因に よって変化する。そのため、常に最適な逆歪みを推定し、 プリディストータのパラメータを更新し続ける必要がある。 また、マルチアンテナに対応するためには複数のアンプが 要求される。その場合、それぞれのアンプについて独立に 逆歪みを推定し続ける必要があり、非常に多くの計算機資 源が必要となる。

# 2.3 逆歪み推定アルゴリズム

図2に当社が基地局アンプ向けのDPDに採用している逆歪 み推定のブロック図を示す。アンプの歪みを含んだフィー ドバック信号に対し、どのような逆歪みを与えればアンプ の歪みを打ち消せるかを推定している。まず、フィードバッ ク信号に加える3次や5次の逆歪みを表現するための基底を 生成する。適応アルゴリズムによって係数を変化させるこ とで各基底の大きさを変え、フィードバック信号に所望の 逆歪みを加えた信号(逆歪み信号)を生成する。最適な係 数は、逆歪み信号とリファレンス信号の誤差を元に決定す る。

この方式は、基底をどのように選ぶかによって、逆歪み 推定の収束の速さや、歪み補償量が大きく変化する。一般 的に用いられる基底では、複雑な非線形性を持つアンプの 逆歪みを高速に推定するため、計算量の大きい適応アルゴ リズムが要求される。

そこで当社では、計算量の少ない適応アルゴリズムでも 高速に収束する独自の基底生成回路を新たに開発した。こ れにより、安価なハードウェアでも逆歪みの推定をリアル タイムに更新できるようになり、高速な収束特性が実現可 能となる。





高速な収束特性が得られれば、1つのプロセッサを複数の パワーアンプの歪み補償に用いることが可能になり、装置 の小型化、低消費電力化を図ることが可能である。複数の パワーアンプが要求されない製品においても、収束を遅く して回路規模を削減することが可能である。

# 2.4 シミュレーション結果

シミュレーションを行い、本DPDの収束特性と、収束後 のスペクトルを確認した。表1にシミュレーションにおける 主要な条件を示す。使用アンプは基地局向けアンプで広く 用いられるドハティアンプ<sup>2)</sup>とし、出力電力や送信信号は基 地局で用いられるものとした。

図3にACLRの収束特性を示す。ACLRが3GPPで規定され た-45dBc以下になるまでの時間は30us,十分にマージンを 持たせた-50dBcについては1.0msとなっている。また,図4 にDPD前とDPD後のパワースペクトルを示す。DPDのパラ メータは十分収束したものを用いている。最も歪みが大き いところでは歪みが約20dB抑圧されており,歪補償帯域全 体に渡って-50dBc以下の十分なACLRが得られている。



Fig.2 Block Diagram of Inverse Distortion Estimation

(1) 使用アンプ	GaN非対称ドハティアンプ
(2) 出力電力	+48.3dBm
(3) 送信信号	LTE 10MHz 2ch
(4) 歪補償帯域	122.88MHz
(5) パラメータ更新レート	122.88MHz

表1 シミュレーション条件 Table 1 Simulation Conditions







# 3. 送信アンプリーク信号キャンセラ

# 3.1 送信アンプリーク信号キャンセラの動作原理

携帯電話基地局で送受の周波数が異なるシステムでは、 受信機への送信信号の回り込みを防止するため共用器が用 いられる。しかし送信電力が大きいシステムでは、共用器 の挿入損失を補うために装置全体で消費される電力は装置 効率を大きく低下させる。例えば、装置出力が50~100W程 度の装置の場合、共用器の挿入損失によって失われる電力 は、装置全体の消費電力の10~15%にもなる。

しかし,共用器のアイソレーションに対する要求性能を 30dB緩和できれば,共用器の挿入損失を十分に低減できる。 そこで、共用器のアイソレーション仕様を30dB緩和し、増加した送信アンプリーク信号を受信機のデジタル信号処理でキャンセルする。その結果、共用器の挿入損失によって失われる電力を、装置全体の約5%程度に削減することが可能となる。送信アンプリーク信号キャンセラのブロック図を図5に示す。



図5 送信アンプリーク信号キャンセラのブロック図 Fig.5 Block Diagram of Leak Signal Canceller

受信機にリークした送信信号をキャンセルするために、 アンプの出力から送信信号を抽出する。受信帯域に落ち込 む送信信号を抽出するために受信機と同じ周波数のローカ ルキャリアを用いてLow-IF信号に変換する。Low-IF信号は AD変換器に入力される。その際AD変換器が飽和しないよう に受信機と同じ通過帯域のバンドパスフィルタで送信帯域 の送信信号主成分をカットしておく。リーク信号キャンセ ラ処理部では、受信機に漏れた送信アンプリーク信号とア ンプ出力から抽出した信号の振幅・位相周波数特性と遅延 が等しくなるよう適応フィルタを用い、受信信号から送信 アンプリーク信号をキャンセルする。

## 3.2 送信アンプリーク信号キャンセラの実験結果

図5に示した送信アンプリーク信号キャンセラを試作し, 性能を実機で評価した。送信信号には15MHzに帯域制限さ れたランダム信号を用いた。通常より30dBアイソレーショ ンを緩和した共用器を試作し,リーク信号キャンセラ処理 部はFPGAに実装した。キャンセル前の送信アンプリーク信 号と受信機雑音の電力比は20dBとなるので,受信感度点付 近では30dB以上のキャンセル性能が要求される。

実験によって得られたSNR対キャンセル性能を図6に示 す。横軸のSNRはデジタル信号処理部における受信信号電 力と受信機雑音電力の比である。SNRを-5.7dBから53.9dB まで変化させた場合のキャンセル性能をプロットした。送 信アンプリーク信号キャンセラにとっては受信信号は干渉 信号となるので,SNRが高い領域ほど逆に過酷な環境とな る。実験結果よりSNRが30dB以下の領域では30dB以上の キャンセル性能を確保しているが,SNRが30dBを超えると キャンセル性能は徐々に劣化していくことがわかる。しか しSNRが高い領域では送信リーク信号電力は受信信号電力 に対して相対的に小さく,キャンセル性能が劣化しても受 信機の性能に与える影響は無視できる。ただSNRが高い領 域で高品質な通信を行う適応変調方式などに適用する場合 は、要求性能を満足するよう応答時間とのバランスを取る 必要がある。





キャンセル後の残留リーク信号が受信機の性能に与える 影響を評価するためSNR対SINRを評価した結果を図7に示 す。SINRのIはキャンセル後の残留リーク信号電力であり, 以下の(1)式で定義される。ただし、Sは受信信号電力で あり、Nは受信機雑音電力である。





図7の理想直線は送信アンプリーク信号が完全に取り除か れてSNR=SINRとなった理想値である。キャンセル能力が 30dBを超えるSNR30dB以下の領域ではSNRとSINRはよく一 致しているが, SNR30dBを超えると徐々に理想直線から乖 離し始める。しかし,キャンセラをOFFにした場合より劣 化することはない。

# 4. あとがき

収束時間を短縮する当社独自のDPDについて動作原理を 説明した。本DPDではACLR-50dBcを1ms以内に達成可能な ことを計算機シミュレーションで明らかにした。また共用 器の挿入損失削減のために増大した送信アンプリーク信号 を,デジタル信号処理により30dBキャンセル可能なことを 試作装置を用いた実験によって示した。

今後はこれらの技術を発展させて携帯電話基地局の高効 率化,小型化,低価格化を進める予定である。またデジタ ルアシストによるアナログ回路の高性能化,低価格化を携帯 電話基地局以外の分野にも応用していきたい。

### 関連特許出願 3件申請中

#### 参考文献

- (1)野島 俊雄、山尾 泰: "モバイル通信の無線回路技術",電子情報通信学会、2007
- (2) Steve C. Cripps : "Advanced Techniques in RF Power Amplifier Design", ARTECH HOUSE, 2002